| １． |
授業の概要（ねらい）・ディプロマポリシーとの関連 |
|
コンピュータアーキテクチャは物理構造としてのハードウェアと論理構造としてのソフトウェアの接点において、コンピュータをどう設計するかを扱います。本科目では、ソフトウェア技術者が持つべき教養としてのコンピュータアーキテクチャの知識を学びます。そのため、科目内容で示すトピックについて教科書を読み進め、ノートをまとめながら、オンライン小テストに解答する形で学習します。一部、教科書で扱われていない関連知識についても学びます。
この科目では、情報科学科通信教育課程のディプロマ・ポリシー2に関連する知識を修得します。
|
| ２． |
授業の到達目標 |
|
コンピュータはどのように構成されているのか、どのように構成する方法があるのかを理解することが目標です。具体的には、コンピュータの構成と動作原理、アーキテクチャの定義と階層構成、アーキテクチャの評価、命令セットアーキテクチャ、制御装置の方式、演算装置、記憶装置、並列処理について理解し、これらに関する専門用語や方式について説明ができることが到達目標です。
|
| ３． |
成績評価の方法および基準・フィードバック方法 |
|
各回の必須小テストに合格していること、かつ、科目修得試験で60%以上の得点を獲得していることが合格条件です。科目修得試験の得点70%、オプション小テストを含む各回の小テストの得点30%の割合で考慮して成績を付けます。科修得試験は教科書と自筆のノートの持ち込みが可能です。
小テストへのフィードバッグはLMSで行われます。
|
| ４． |
教科書・参考書 |
|
教科書
馬場 敬信 著 コンピュータアーキテクチャ(改訂4版) オーム社 3700円(税別)
ISBN978-4-274-21984-9
改訂2版，改訂3版も使用可能ですが、LMSでの指示とページが異なるので適宜読み替えてください。
|
| ５． |
準備学修の内容・必要な時間 |
|
LMSに掲載された指示に従って学修します。事前学修・授業での学修・事後学修を含めて1回あたり4時間半程度を見込んでいます。
|
| ６． |
その他履修上の注意事項 |
|
1～14までの各回において、オンライン小テストがあります。必須の小テストについては60%以上の得点を獲得して合格しないと、次の回の小テストは受験できません。小テストだけでなく、学習活動内の練習問題をやっていない場合も受験できない部分もありますので、小テストだけでなく教材をしっかり学習してください。
科目修得試験は教科書とノートの持ち込みが可能ですが、試験時間中にじっくり教科書を読んでいるようでは合格できませんので、十分な準備をして臨んでください。特に教科書に載っていない内容についてはノートにまとめておきましょう。自筆のノートは手書きのものとします。自分で作成したものでも、印刷したものは自筆とはみなしません。
|
| ７． |
授業内容 |
|
| 【第１回】 | | イントロダクション，アーキテクチャの変遷 | | 【第２回】 | | コンピュータの構成と動作原理，アーキテクチャの定義と階層構成 | | 【第３回】 | | アーキテクチャの評価（実行性能，信頼性・コスト） | | 【第４回】 | | 命令セットの方式・アドレッシング法 | | 【第５回】 | | データの表現（奇数，固定小数，浮動小数） | | 【第６回】 | | データの表現（10進数と非数値データ），命令セットの設計指針 | | 【第７回】 | | 汎用コンピュータの構造，制御装置 | | 【第８回】 | | 制御方法の詳細（結線論理制御方式，マイクロプログラム制御方式） | | 【第９回】 | | 割り込み制御 | | 【第10回】 | | 演算装置（加減算とシフト演算） | | 【第11回】 | | 演算装置（乗算と除算） | | 【第12回】 | | 記憶装置の構成，キャッシュ | | 【第13回】 | | 仮想記憶，メモリシステムの構成 | | 【第14回】 | | 並列処理，パイプライン | | 【第15回】 | | まとめ |
|
